VHDL语言中，可以赋予一个质的对象就称为客体。客体主要包括以下三种：变量（VARIABLE）、常量（CONSTANT）、信号（SIGNAL）。
2.1.1常量（CONSTANT）(常数)
定义一个常数主要是为了使设计实体中的某些量易于阅读和修改。常数说明就是对某一常数名赋予一个固定的值。通常在程序开始前进行赋值，该值的数据类型在说明语句中说明。
常数说明语句格式为：
CONSTANT常数名：数据类型:=表达式；
例如：
CONSTANTVcc:REAL:=5.0;
CONSTANTFbus:BIT_VECTOR:=“1011”；
CONSTANTDelay:TIME:=10ns；
注:常量是一个恒定不变的值，一旦做了数据类型和赋值定义，它在程序中就不能再改变。
2.1.2变量（VARIABLE）
变量只能在进程和子程序中用，是一个局部量，不能将信息带出对它做出定义的当前设计单元。与信号不同，变量的赋值是理想化数据传输，其赋值是立即生效的，不存在任何的延时行为。变量定义语句的格式为：
VARIABLE变量名:数据类型:约束条件:=初始值；
VARIABLEn:INTEGERRANGE0TO15:=2;
VARIABLEa:INTEGER;
变量赋值语句的格式为：
目标变量名:=表达式；
赋值语句“:=”右边的表达式必须与目标变量具有相同的数据类型，这个表达式可以是一个运算表达式也可以是一个数值。变量赋值语句左边的目标变量可以是单值变量，也可以是变量的集合。
例如定义变量：
VARIABLEa，b:=REAL；VARIABLEx，y:=BIT_VECTOR（0TO7）；
2.1.3信号（SIGNAL）
信号定义语句的格式为：
SIGNAL信号名：数据类型：约束条件:=表达式；--定义时候使用
例如：SIGNALgnd：BIT:=‘0’；
SIGNALdata：STD_LOGIC_VECTOR(7DOWNTO0);
信号赋值语句表达式为：
目标信号名<=表达式；--赋值时候使用
信号赋值语句举例：X<=y;
a<=‘1’；
s1<=s2AFTER10ns；
--注意:变量和信号都必须先定义,后赋值。注意赋值符“<=”和“:＝”的差别。
信号与变量的区别：
信号和变量是VHDL中重要的客体，他们之间的主要区别有：
·信号赋值至少要有δ延时；而变量赋值没有。
·进程对信号敏感而不对变量敏感。
·信号可以是多个进程的全局信号；而变量只在定义他们的顺序域可见（共享变量除外）。
·信号是硬件中连线的抽象描述，他们的功能是保存变化的数据值和连接子元件，信号在元件的端口连接元件。变量在硬件中没有类似的对应关系，他们用于硬件特性的高层次建模所需要的计算中。
在对VHDL的客体进行定义时，都要指定其数据类型。VHDL有多种标准的数据类型，并且允许用户自定义数据类型。在VHDL语言语义约束中，对类型的要求反映在赋值语句的目标与源的一致，表达式中操作的一致，子类型中约束与类型的一致等许多方面。
2.2.1VHDL中预定义的数据类型（编程者可直接使用）
预定义类型在VHDL标准程序包STANDARD中定义，在应用中自动包含进VHDL的源文件，不需要USE语句显示调用。数据类型说明如下。
1.整数（INTEGER）
整数与数学中整数的定义相似，可以使用预定义运算操作符，如加“＋”、减“－”、乘“×”、除“÷”进行算术运算。在VHDL语言中，整数的表示范围为－2147483647～2147483647，即从－(231－1)到(231－1)。2.实数（REAL）
在进行算法研究或实验时，作为对硬件方案的抽象手段，常常采用实数四则运算。实数的定义值范围为－1.0E+38～+1.0E+38。实数有正负数，书写时一定要有小数点。例如：－1.0，+2.5，－1.0E+38
3.位（BIT）
用来表示数字系统中的信号值。位值用字符‘0’或者‘1’（将值放在引号中）表示。与整数中的1和0不同，‘1’和‘0’仅仅表示一个位的两种取值。
位数据可以用来描述数字系统中总线的值。位数据不同于布尔数据，可以用转换函数进行转换。
4.位矢量（BIT_VECTOR）
位矢量是用双引号括起来的一组数据。例如：“001100”，X“00bb”。在这里位矢量前面的X表示是十六进制。用位矢量数据表示总线状态最形象也最方便，在VHDL程序中将会经常遇到。使用位矢量时必须注明位宽，即数组中元素个数和排列，例如：
SIGNALs1：BIT_VECTOR（15DOWNTO0）；
5.布尔量（BOOLEAN）
一个布尔量具有两种状态，“真”或者“假”。虽然布尔量也是二值枚举量，但它和位不同没有数值的含义，也不能进行算术运算。它能进行关系运算。例如，它可以在if语句中被测试，测试结果产生一个布尔量TRUE或者FALSE。6.字符（CHARACTER）
7.字符串（STRING）
字符串是由双引号括起来的一个字符序列，也称字符矢量或字符串组。字符串常用于程序的提示和说明。字符串举例如下：
VATIABLEstring_1:STRING(0TO3);
┇
string_1:=“abcd”;
错误等级类型数据用来表征系统的状态，共有4种：note（注意），warning（警告），error（出错），failure（失败）。在系统仿真过程中可以用这4种状态来提示系统当前的工作情况，从而使设计人员随时了解当前系统工作的情况，并根据系统的不同状态采取相应的对策。
10.大于等于零的整数（自然数）（NATURAL），正整数（POSITIVE）
这两种数据是整数的子类，NATURAL类数据为取0和0以上的正整数；而POSITIVE则只能为正整数。
上述10种数据类型是VHDL语言中标准的数据类型，在编程时可以直接引用。如果用户需使用这10种以外的数据类型，则必须进行自定义。但大多数的CAD厂商已在包集合中对标准数据类型进行了扩展。例如，数组型数据等，请同学们注意。
2.2.2用户自定义的数据类型
可以由用户定义的数据类型有：
·枚举（ENUMERATED）类型；
·整数（INTEGER）类型；
·实数（REAL）、浮点数（FLOATING）类型；
·数组（ARRAY）类型；
·存取（ACCESS）类型；
·文件（FILE）类型；·记录（RECORDE）类型；
2.2.3IEEE预定义标准
1.标准化数据类型
IEEE‘93增加了多值逻辑包STD_LOGIC_1164，使得“STD_LOGIC”数据具有9种不同的值。其定义如下所示：
TYPESTD_LOGICIS（
‘U’，--初始值
‘X’，--不定
‘0’，--0
‘1’，--1
‘Z’，--高阻
‘W’，--弱信号不定
‘L’，--弱信号0
‘H’，--弱信号1
‘—’--不可能情况
）；--9种不同的值2.3VHDL数据类型转换
在VHDL程序设计中不同的数据类型的对象之间不能代入和运算。实现他们之间数据类型的转换有3种方法：
·类型标记法；
·函数转换法；
·常数转换法。
2.3.1用函数进行类型转换
VHDL语言中，程序包中提供了变换函数，这些程序包有3种，每个程序包中的变换函数不一样。现列表如下。
·STD_LOGIC_1164包集合函数
函数TO_STDLOGICVECTOR（A）
由BIT_VECTOR转换为STD_LOGIC_VECTOR
函数TO_BITVECTOR（A）
由STD_LOGIC_VECTOR转换为BIT_VECTOR
函数TO_STDLOGIC（A）由BIT转换为STD_LOGIC
函数TO_BIT（A）由STD_LOGIC转换为BIT
.STD_LOGIC_ARITH包集合函数
函数：CONV_STD_LOGIC_VECTOR(A,位长)由UNSINGED，SINGED转换为INTEGER
STD_LOGIC_UNSINGED包集合
函数：CONV_INTEGER(A)由STD_LOGIC_VECTOR转换为INTEGER
·STD_LOGIC_UNSINGED包集合
函数：CONV_INTEGER(A)
由INTEGER，UNSINGED，SINGED转换为STD_LOGIC_VECTOR
2.3.2类型标记法实现类型转换
类型标记就是类型的名称。类型标记法适合那些关系密切的标量类型之间的类型转换，即整数和实数的类型转换。例如：
VARIABLEI：INTEGER；
VARIABLER：REAL；
I:=INTEGER（R）；
R:=REAL（I）；
2.3.3常数实现类型转换
就模拟效率而言，利用常数实现类型转换比利用类型转换函数的效率更高。
下面的例子使用常数把类型为STD_LOGIC的值转换为BIT型的值。
例:
LIBRARYIEEE；
USEIEEE.STD_LOGIC_1164.ALL；
ENTITYtypeconvIS
END；
ARCHITECTUREarchOFtypeconvIS
TYPEtypeconv_typeISARRAY（STD_ULOGIC）OFBIT；--定义一个类型CONSTANTtypecon_con：typeconv_type：=（‘0’/‘L’=>‘0’，‘1’/‘H’=>1’，OTHERS=>‘0’）；
SIGNALb：BIT；
SIGNALb：BIT；SIGNALs：STD_ULOGIC；
BEGIN
b<=typecon_con(s)；--常数实现类型转换
2.4VHDL操作符
与其他程序设计语言相似，VHDL中的表达式也是由运算符将基本元素连接起来形成。这里的基本元素包括对象名、文字、函数调用及用括号括起来的表达式。
在VHDL语言中共有4类操作符，可以分别进行逻辑运算（LOGICAL）、关系运算（RELATIONAL）、算术运算（ARITHMETIC）和并置运算（CONCATENATION）。需要指出的是操作符操作的对象是操作数，且操作数的类型应该和操作符所要求的类型相一致。另外，运算操作符是有优先级的，例如，逻辑运算符not，在所有操作符中优先级最高。
1.逻辑运算符
在VHDL语言中，共有6种逻辑运算符，他们分别是：
NOT取反；
AND与；
OR或；
NAND与非；
NOR或非；
XOR异或。
这6种逻辑运算符可以对“STD_LOGIC”和“BIT”等逻辑型数据、“STD_LOGIC_VECTOR”逻辑型数组及布尔数据进行逻辑运算。必须注意，运算符的左边和右边，以及代入的信号的数据类型必须是相同的。
2.算术运算符
VHDL语言中有5类算术运算符，他们分别是：
·求和操作符：＋（加）、－（减）
·求积操作符:*（乘）、/（除）、MOD（求模）、REM（取余）
·符号操作符：＋（正）、－（负）
·混合操作符：**（指数）、ABS（取绝对值）·移位操作符：SLL（逻辑左移）、SRL（逻辑右移）、SLA（算术左移）、SRA（算术右移）、ROL（逻辑循环左移）、ROR逻辑循环右移）
3.关系运算符
VHDL语言中有6种关系运算符，他们分别是：
=等于；
/=不等于；
<小于；
<=小于等于；
>大于；
>=大于等于；
4.并置运算符
&连接
SIGNALg，h，i：STD_LOGIC；
SIGNALc，d，e：STD_LOGIC_VECTOR（1TO0）；
d<=i&NOTh；--元素与元素并置，形成长度为2的数组
a<=c&d；--数组与数组并置，形成长度为4的数组
5.VHDL操作符的优先顺序
运算符优先级
NOT，ABS，**最高优先级
*，/，MOD，REM
+（正号），－（负号）
+，－，&
SLL，SLA，SRL，SRA，ROL，ROR
=，/=，<，>，<=，>=
AND，OR，NAND，NOR，XOR，XNOR最低优先级
2.4.1词法规则
1.注释
注释举例：
Q：OUTSTD_LOGIC_VECTOR（11DOWNTO0）；--A/D转换数据输出显示（行注释）
--SRAM数据写入控制状态机（段注释）
WRIT_STATE：PROCESS（clk，rst）--SRAM写入控制状态机时序电路进程
2.数字数字型文字可以有多种表达方式：可以是十进制数，也可以表示为二进制、八进制或十六进制等为基的数，可以是整数，也可以是含有小数点的浮点数。现举例如下。
·十进制整数表示法：如
012578_456(=78456)2E6
在相邻数字之间插入下划线，对十进制数值不产生影响，仅仅是为了提高文字的可读性。允许在数字之前冠以若干个0，但不允许在数字之间存在空格。
·以基表示的数：用这种方式表示的数由五个部分组成。第一部分，用十进制数标明数值进位的基数；第二部分，数值隔离符号“#”；第三部分，表达的文字；第四部分，指数隔离符号“#”；第五部分，用十进制表示的指数部分，这一部分的数如果为0可以省去不写。如
2#111_1011#8#1473#16#A8#E1016#F.01#E+4
对以基表示的数而言，相邻数字间插入下划线不影响数值。基的最小数为2，最大数为16，以基表示的数中允许出现A至F的字母，大小写字母意义无区别。
·实数：实数必须带有小数点。如
12.00.03.146_741_113.66652.6E－2
·物理量文字：综合器不支持物理量文字的综合。如
60s（秒）100m（米）177A（安培）3.字符和字符串
‘E’，‘e’，‘$’，‘23’，‘A’…
字符串是一维的字符数组，需放在双引号中。有两种类型的字符串：文字字符串和位矢量字符串。
文字字符串是用双引号引起来的一串文字。如
“FALSE”，“X”，“THISISEND”
位矢量字符串是被双引号引起来的扩展的数字序列，数字序列前冠以基数说明符。基数符有“B”、“O”、“X”，他们的含义如下。
B：二进制基数符号，表示二进制位0或1，在字符串中每一个位表示一个BIT。
O：八进制基数符号，在字符串中每一个数代表一个八进制数，即代表一个3位（BIT）的二进制数。
X：十六进制基数符号，代表一个十六进制数，即代表一个4位二进制数。
B“1011_1111”，O“152”，X“F821”4.下标名
下标名用于指示数组型变量或信号的某一元素。
SIGNALa，b：BIT_VECTOR（0TO3）；
SIGNALs：INTEGERRANGE0TO2；
SIGNALx，y：BIT;
x<=a(s);
y<=b(3);
上例中，a(s)为一下标语句，s是不可计算的下标名，只能在特定情况下进行综合；b(3)的下标为3，可以进行综合。
2.4.2标识符
标识符是最常用的操作符，可以是常数、变量、信号、端口、子程序或参数的名字。标识符规则是VHDL语言中符号书写的一般规则，为EDA工具提供了标准的书写规范。VHDL’93对VHDL’87版本的标识符语法规则进行了扩展，通常称VHDL’87版本标识符为短标识符，VHDL’93版标识符为扩展标识符。
1.短标识符
VHDL短标识符需遵守以下规则：
（1）必须以英文字母开头；（2）英文字母、数字（0～9）和下划线都是有效的字符；
（3）短标识符不区分大小写；
（4）下划线（_）的前后都必须有英文字母或数字。一般的，在书写程序时，应将VHDL的保留字大写或黑体，设计者自己定义的字符小写，以使得程序便于阅读和检查。尽管VHDL仿真综合时不区分大小写，但一个优秀的硬件程序设计师应该养成良好的习惯。
例：
一些合法的标识符：
S_MACHINE，present_state，sig3
不合法的标识符：
present-state，3states，cons_,_now
2.扩展标识符
扩展标识符的识别和书写有下面的规则：
（1）用反斜杠来界定扩展标识符，如\control_machine\，\s_block\等都是合法的扩展标识符；
（2）扩展标识符允许包含图形符号和空格，如\s&33\，\legal$state\是合法的扩展标识符；
（3）两个反斜杠之间的字可以和保留字相同，如\SIGNAL\，\ENTITY\是合法的标识符，与SIGNAL、ENTITY是不同的；
（4）两个反斜杠之间的标识符可以用数字开头，如\15BIT\，\5ns\是合法的；
（5）扩展标识符是区分大小写的，如\a\与\A\是不同的标识符；
（6）扩展标识符允许多个下划线相邻，如\our__entity\是合法的扩展标识符（不推荐这种方式）；
（7）扩展标识符的名字中如果含有一个反斜杠，则用相邻的两个反斜杠来代表它，如\te\\xe\表示该扩展标识符的名字为te\xe（共5个字符）；
篇二:VHDL语言的基本语法
VhdlVHDL语言的基本语法
扩展：vhdl基本语法/c语言基本语法/r语言基本语法
篇三:VHDL语言
VHDL语言语言HDL
产生：产生：1962年年发展：发展：，个别厂家个别使用最初，最初
70年代末，美国国防部提出VHSIC(VeryHighSpeed年代末，美国国防部提出年代末IC)计划。计划。计划80年代初，产生VHDL(VeryhighspeedICHDL)语言。年代初，产生语言。年代初语言1987.12，作为作为IEEE标准（87版）。标准（版标准1993，经修改的经修改的VHDL再次被再次被IEEE标准认证（93版）。标准认证（版再次被标准认证1995，中国国家技术监督局推荐为国家标准。中国国家技术监督局推荐为国家标准。
HardwareDescriptionLanguage
硬件描述语言
VHDL语言的优点语言的优点
支持自上而下的设计方法（整体描述）支持自上而下的设计方法（整体描述）
半加器描述事例：半加器描述事例WHEN“00”=>so<=‘0’；WHEN“01”=>so<=‘1’；WHEN“10”=>so<=‘1’；WHEN“11”=>so<=‘0’；co<=‘0’co<=‘0’co<=‘0’co<=‘1’；；；；
节省资源丰富的仿真语句和库函数对设计的描述具有相对独立性
Max+plus2下的下的VHDL语言的格式下的语言的格式
加入库
设计库名>LIBRARY<设计库名>;设计库名>程序包名>USE<设计库名>.<程序包名>.ALL;……设计库名>程序包名>USE<设计库名>.<程序包名>.ALL;
LIBRARYIEEE；；USEIEEE.STD_LOGIC_1164.ALL；；USEIEEE.STD_LOGIC_arith.ALL；；USEIEEE.STD_LOGIC_unsigned.ALL；；P.42表3-3
VHDL语言的基本结构语言的基本结构
实体实体结构
ENTITY实体名IS端口名n数据类型名;PORT(端口名1，端口名2，…端口名n:方向数据类型名;端口名端口名2端口名…端口名端口名b端口名m数据类型名)端口名a，端口名b，…端口名m:方向数据类型名);端口名实体名;END实体名;半加器实体说明举例ENTITYh_adderISPORT(a，b:INSTD_LOGIC；，；co，so:OUTSTD_LOGIC)；，；ENDh_adder；；
用以描述外部端口
构造体用以描述内部结构及行为
实体结构
ENTITY实体名IS端口名n数据类型名;PORT(端口名1，端口名2，…端口名n:方向数据类型名;端口名端口名2端口名…端口名端口名b端口名m数据类型名)端口名a，端口名b，…端口名m:方向数据类型名);端口名实体名;END实体名;
端口名是设计者为实体的每一个对外通道所取的名字。端口名是设计者为实体的每一个对外通道所取的名字。是设计者为实体的每一个对外通道所取的名字是指这些通道上的数据流动方式。方向是指这些通道上的数据流动方式。P.13表2-1数据类型是指端口上流动的数据的表达格式或取值类型。数据类型是指端口上流动的数据的表达格式
或取值类型。是指端口上流动的数据的表达格式或取值类型
STD_LOGIC：位：STD_LOGIC_Vector(ndownto0)：位总线：
138译码器举例138译码器举例LibraryIeee；Useieee.std_logic_1164.all；Entityd38IsPort(c,b,a,g1,g2a,g2b:Instd_logic；y:Outstd_logic_vector(7downto0))；Endd38；
构造体结构
ARCHITECTURE结构体名OF实体名IS[定义语句定义语句定义语句]BEGIN[功能描述语句功能描述语句]功能描述语句ENDARCHITECTURE结构体名结构体名;
注：工程名（project）、文件名（*.vhd）、实体名必须一致。）、文件名）、实体名必须一致。工程名（project）、文件名（.vhd）、实体名必须一致定义语句用于对构造体内使用的信号signal、变量变量variable等定义语句：用于对构造体内使用的信号等定义。定义。Architecturefuncofd38issignalindata:std_logic_vector(2downto0)；begin
VHDL操作符列表操作符列表
类型+－&*/MODREMSLL算术操作符SRLSLASRAROLROR**ABS操作符加减并置乘除取模取余逻辑左移逻辑右移算术左移算术右移逻辑循环左移逻辑循环右移乘方取绝对值功能整数整数一维数组整数和实数(包括浮点数)整数和实数(包括浮点数)整数整数BIT或布尔型一维数组BIT或布尔型一维数组BIT或布尔型一维数组BIT或布尔型一维数组BIT或布尔型一维数组BIT或布尔型一维数组整数整数操作数数据类型
类型
=/=<关系操作符><=>=逻辑操作符
操作符
功
等于不等于小于大于小于等于大于等于与或与非或非异或异或非非正负
能
任何数据类型任何数据类型
操作数数据类型
枚举与整数类型，及对应的一维数组枚举与整数类型，及对应的一维数组枚举与整数类型，及对应的一维数组枚举与整数类型，及对应的一维数组BIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGICBIT，BOOLEAN，STD_LOGIC整数整数
ANDORNANDNORXORXNORNOT
符号操作符
+－
优先级：P.45表3-4
功能描述语句
并行语句顺序语句
并行语句
1.简单信号赋值语句赋值目标<=表达式
赋值语句“<=”与小于等于<=”位置不同与小于等于“注：赋值语句“<=与小于等于“
<=位置不同
例：半加器电路2.条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式；例：二选一电路
顺序语句
1.进程(PROCESS)语句进程(PROCESS)语句(PROCESS)进程语句实际是并行语句，进程语句实际是并行语句，但却是顺序语句不可缺少实际上所有的顺序语句都包含在进程语句之内。的。实际上所有的顺序语句都包含在进程语句之内。格式PROCESS((敏感信号1，敏感信号2，…敏感信号n)12n)Begin顺序语句；ENDPROCESS；
2.IF语句格式IF条件THEN处理语句；ELSIF条件THEN处理语句；……ELSIF条件THEN处理语句；ELSE处理语句；
ENDIF；例：D触发器
3CASE语句语句格式CASE表达式IS
顺序语句；When选择值=>顺序语句；顺序语句；When选择值=>顺序语句；...ENDCASE；
例：138译码器
VHDL文字规则文字规则
整数：整数：整数都是十进制的数,如：5,678,0,156E2(=15600)。。实数：实数：实数也都是十进制的数，但必须带有小数点，如：
1.335，1.0，44.99E-2(=0.4499)，，
数制表示：数制表示：
10#170#；16#FE#；2#1111_1110#；；8#376#；----(十进制表示，等于170)十进制表示，十进制表示(十六进制表示，等于254)十六进制表示，十六进制表示(二进制表示，等于254)二进制表示，二进制表示(八进制表示，等于254)八进制表示，八进制表示
字符串：字符串：
"ERROR"，"BothSandQequalto1"，"X"，"BB$CC"
标识符
规则：规则：
有效的字符：包括26个大小写英文字母数字包括0～以及下划线“个大小写英文字母，有效的字符：包括个大小写英文字母，数字包括～9以及下划线“_”。任何标识符必须以英文字母开头。任何标识符必须以英文字母开头。必须是单一下划线“，且其前后都必须有英文字母或数字。必须是单一下划线“_”，且其前后都必须有英文字母或数字。标识符中的英语字母不分大小写。标识符中的英语字母不分大小写。允许包含图形符号(如回车符换行符等)，也允许包含空格符。如回车符、允许包含图形符号如回车符、换行符等，也允许包含空格符。
下标名
SIGNALa，b:STD_LOGIC_VECTOR(0TO3)；，SIGNALm:INTEGERRANGE0TO3；SIGNALy，z:STD_LOGIC；，y<=a(m)；z<=b(3);
VHDL数据类型数据类型
布尔(BOOLEAN)(BOOLEAN)数据类型1.布尔(BOOLEAN)数据类型(BIT)数据类型现为std_logic数据类型，std_logic。2.位(BIT)数据类型，现为std_logic。位矢量(BIT_VECTOR)数据类型，现为std_logic_vector(BIT_VECTOR)数据类型3.位矢量(BIT_VECTOR)数据类型，现为std_logic_
vector。4.字符(CHARACTER)数据类型字符(CHARACTER)数据类型(CHARACTER)整数(INTEGER)(INTEGER)数据类型5.整数(INTEGER)数据类型实数(REAL)(REAL)数据类型6.实数(REAL)数据类型字符串(STRING)(STRING)数据类型7.字符串(STRING)数据类型
其它并行语句
1.变量赋值语句变量目标：=表达式Variablex，y：integer:=10；ConstantVcc：real:=5.0；Temp3:=temp1+temp2；
2.选择信号赋值语句WITH条件表达式SELECT条件表达式条件1，赋值目标信号<=表达式WHEN条件，表达式条件2，表达式WHEN条件，...表达式WHEN条件n；条件；例：decoder、四选一电路
3.元件调用语句3.元件调用语句元件调用COMPONENT元件名ISGENERIC（类属表）；类属表）PORT（端口名表）；端口名表）ENDCOMPONENT文件名；文件名；连接端口名，）元件名PORTMAP（[端口名=>]连接端口名，...）；（端口名例：交通灯
其它顺序语句
1.LOOP语句LOOP语句
语句，（1）单个）单个LOOP语句，其语法格式如下：语句其语法格式如下：[LOOP标号：]LOOP标号：标号顺序语句ENDLOOP[LOOP标号];标号用法示例如下：用法示例如下：...L2:LOOPa:=a+1；；EXITL2WHENa>10；--当a大于时跳出循环大于10时跳出循环大于ENDLOOPL2；；...
语句，（2）FOR_LOOP语句，语法格式如下：）FOR_LOOP语句语法格式如下：LOOP标号标号：循环变量，[LOOP标号：]FOR循环变量，IN循环次数范围LOOP顺序语句[LOOP标号标号]ENDLOOP[LOOP标号]；
【例9-5】】SIGNALa,b,c:STD_LOGIC_VECTOR(1TO3);...FORnIN1To3LOOPa(n)<=b(n)ANDc(n);ENDLOOP;例：parity_check